英特尔在先进封装领域取得突破性进展 攻克超大型芯片封装难题

英特尔在先进封装领域搞了个大新闻——他们成功攻克了超大型芯片（Hyper-Large Chips）制造过程中最让人头疼的封装流体密封（Encapsulation）技术瓶颈。这一突破意味着，芯片封装的尺寸可以扩展到24倍网格极限（Reticle Size）甚至更高，为下一代超大规模集成系统铺平了道路。

在新墨西哥州“Rio Rancho”（Fab 9）先进封装工厂，英特尔正全力加速超大型形态（HLFF）封装技术的研发与量产。随着半导体行业迈进“芯片组”（Chiplet）时代，单一硅片已经成为过去式，取而代之的是由多个专用芯片拼贴而成的“硅马赛克”系统。但问题来了——当封装尺寸成倍扩大，底层填料（Underfill）在芯片与基板之间流动的距离越来越长，气泡和空隙等缺陷也随之而来，这曾是整个行业的封装“拦路虎”。

英特尔的研发团队拿出了“优化材料、调整喷涂策略、调优固化过程”三管齐下的解决方案。具体来说，先降低填料粘度，让它在更长的距离上也能顺畅流动；再把传统的边缘喷涂改为多点喷涂，相当于把长距离拆成几段，有效缩短了实际流动路径；最后通过优化固化条件，彻底消除内部空隙。测试结果相当亮眼：在包含18个芯片（含12个HBM站点）的5倍及7倍网格极限EMIB封装上，已经实现了无空隙封装，并且在Foveros 3D封装中通过了可靠性验证。

除了封装密封这个老大难，英特尔还对超大型芯片的其他物理极限给出了系统性应对方案。高速数据传输方面，内部通过金属层小于2微米的EMIB-T桥接，实现了每通道64 Gb/s的传输速度，外部则引入共封装铜缆与共封装光学（CPO）技术，目标直指448 Gb/s；供电方面，在基板及芯片下方嵌入硅电容，提供高达1毫法拉的局部能量储存；散热方面，针对15至25千瓦的整体功耗和局部热点，设计了模块化、多区域独立控制的液冷散热架构；良率控制上，在每组64条通信通道中加入3至4条冗余通道，把整体组合良率从97%提升到了99%以上；而面对巨型封装容易出现的弯曲变形问题，则通过低膨胀玻璃核心基板、厚加强环以及超过4500牛顿的压紧力，确保器件平整度。

从当前8倍网格极限的封装技术起步，英特尔预计在2028年前后实现超12倍网格极限的规模化生产，并借助玻璃基板等新技术，最终迈向超过50倍网格极限的面板级封装时代。这背后，是高算力与人工智能应用对底层硬件不断升级的渴望，而英特尔正在用硬核封装技术回应这个需求。