英特尔拟推出14A魔改工艺14A2将采用双面供电技术应对21nm M0互连挑战

前些天，Wccftech和韩国媒体ETNews先后曝出一条消息：英特尔正在为下一代14A工艺评估一种特殊的“魔改”版本——14A2，并且架构层面可能会有不小的调整。具体来说，英特尔正琢磨着在原本的背部供电（BSPDN）基础上，再保留一部分前部供电，形成一种前后双侧供电的新方案。说白了，就是既要又要，以应对更先进制程下互连尺寸不断缩小带来的那堆头疼问题。

按照最初的规划，英特尔打算在14A工艺上全面启用名为PowerDirect的背部供电技术，把供电网络整个搬到晶圆背面，这样晶体管所在的正面就能腾出更多布线空间，从而提升密度、降低电压损耗，顺便把性能也拉上去。这听起来确实很美好。

可到了14A2这个半节点升级版，事情就没那么简单了。英特尔计划进一步缩小最低金属互连层（M0）间距，从14A的大约28nm压缩到21nm左右——这能直接提升晶体管密度，也能让High-NA EUV光刻设备的经济性更好看一些。但问题也出在这里。

当M0间距缩小到21nm时，互连线宽进一步收窄，金属导线的电阻自然蹭蹭往上涨。原本为背部供电设计的纳米级硅通孔（nTSV），在这种尺寸下可能撑不住晶体管需要的电流密度，结果就是供电网络出现更明显的电压降——也就是IR Drop问题。这可不是闹着玩的。

所以，英特尔正在研究一个折中方案：保留背部供电作为主要供电网络，同时重新利用部分前部金属布线，用来承担辅助供电以及部分时钟信号传输，以缓解供电压力。虽然这么搞会增加布线的复杂度，但好处是可以在这几个目标之间找到更合适的平衡点——晶体管密度、供电能力、制造可行性，一个都不能少。

可以回顾一下：英特尔此前公布的14A工艺，相比18A能实现大约1.3倍的晶体管密度提升。他们希望靠这个与台积电的N2、未来的A14，以及三星的SF2Z等先进工艺正面硬刚。不过，随着工艺不断微缩，光刻随机缺陷、互连电阻、供电网络设计这些问题越来越突出，原有的架构自然需要重新评估——这也在情理之中。

按照目前披露的路线图，英特尔计划在2026年10月向外部客户提供14A工艺0.9版本的工艺设计套件（PDK），随后争取在大概18个月内拿到大型无晶圆厂芯片设计企业的订单。接着，预计2028年启动14A的风险试产，2029年进入量产阶段。与此同时，台积电预计那时已经开始推出基于A14工艺的产品了；三星则计划在2027年实现采用背部供电技术的SF2Z工艺商用。这时间表，真有点你追我赶的意思。

ETNews援引业内人士的话指出，三星此前已经在3nm节点导入了GAA环绕栅极晶体管架构，所以后续演进到新一代工艺时，面临的技术风险相对较低。而英特尔这边，需要在更短的时间里同时推进GAA和背部供电等多项关键技术，先进工艺研发的压力可想而知。

话说回来，半导体工艺的竞争从来都不是线性推进的——每一步微缩背后都是无数工程选择和妥协。14A能否如期落地，14A2的双侧供电方案又能不能真正解决IR Drop问题，恐怕只有时间能给出答案了。