我国科研人员研发亚10毫秒级神经动力系统存内计算芯片

在芯片与计算架构的演进史上，存算一体化始终被视为突破“冯·诺依曼瓶颈”的关键路径之一。而最近，中国科学院上海微系统与信息技术研究所联合团队交出的一份答卷，让这条路径上的一个关键节点——相变存储器，有了新的想象空间。

这项成果发表在《科学》杂志上。核心亮点是：团队利用相变存储器精确可控的电导漂移特性，结合其多级存内计算能力，成功研制出一款亚10毫秒级的神经动力系统（NDS）存内计算芯片。一句话概括——他们找到了让相变存储器“边存边算”的实用化方案，并且已经在高保真几何建模这类高难度任务上跑通了。

要理解这个突破的价值，得先看它要解决什么问题。高保真物理世界的几何建模，需要在流形表面实现实时、密集且可微的变形场。传统上，基于自适应步长积分与嵌入式神经网络相结合的神经动力系统（NDS）可以支撑这类任务，但代价是延迟高达数百毫秒。对于实时交互场景，这个延迟几乎是不可接受的。

相变存储器本身并不陌生——它具备高速、低功耗、与CMOS工艺兼容、多阻态存储等特性，一直被视为下一代存储技术的有力竞争者。但这次团队走的不是“用相变存储器替代DRAM”的常规路线，而是把它当作一种功能性计算特征来用：利用其精确可控的多阻态存储和电导漂移两大特性，直接作为NDS的计算单元。这样一来，高密度存储和高并行度计算就能同时实现，而且精度有保障。

具体实现上，芯片采用了SET-RESET-DRIFT映射构建的贪婪算法搜索功能，跳过了传统数字电路中频繁读写、数据缓冲与乘法操作带来的延迟和功耗开销。工艺节点是40nm，采用1T1R相变单元实现存内计算。其中相变单元的刀片型小电极厚度做到了3nm，良率超过99.99999%，电导可进行16级以上高精度调控。这些参数意味着芯片在制造层面已经具备了很高的成熟度。

性能测试数据更直观。在10⁻⁷误差容限下，相比传统的NDS专用加速硬件，这款芯片的单次迭代计算延迟低至2.12毫秒，计算速度提升了3.82倍到36.27倍，功耗降低了11.75倍到24.73倍。而在最接近实际应用的场景——大脑皮层表面同步重建和三维流形网格生成上，与业界最先进的英伟达A100 GPU相比，NDS系统综合性能高出50.38倍到478.18倍。

当然，这还只是一颗研究级芯片，距离大规模商用还有距离。但它的意义在于，证明了相变存储器的电导漂移特性并非弱点，而是可以被驾驭的计算资源。当业界还在争论存算一体该走哪条技术路线时，这个团队已经用实打实的流片和测试数据，给出了一个高性价比的答案。