三星电子递交HBM新专利 革新虚拟芯片攻克高堆叠良率难题

6月30日，三星电子悄然递交了一项新的半导体封装专利（KR20260040407A），目标直指高堆叠HBM4E与HBM5制程中最棘手的可靠性难题。简单来说，这项专利的核心，就是在封装结构上动一场“手术”，试图从根本上提升稳定性与生产良率。

看看现有的HBM标准结构：基底芯片上垂直堆叠存储裸片，最上面再加一层虚拟芯片（Dummy Die），既做防护也兼顾散热。但当堆叠层数冲到16层以上时，事情就没那么美好了——顶层虚拟芯片引发的晶圆翘曲、分层与裂纹，会直接导致良率惨跌至40%–60%。要知道，从8层增加到12层时，良率就已经凭空蒸发10到20个百分点，再往上走，情况只会更糟。

那三星想出了什么对策？新专利的核心是一套“倒金字塔式”虚拟芯片结构：底部收窄、顶部加宽，侧面还设计了三级阶梯与曲面复合形态。配合深槽切割（Deep Groove Sawing）激光工艺，既能提升机械强度，又能减少晶体损伤。同时，在非键合区（NBR）预设沟槽，有效避免碎屑污染，强化熔融键合可靠性；键合绝缘层与水平面的间距被精准控制在1–10微米，散热路径得以优化，塑封料（EMC）的体积也跟着缩减了——一举多得。

而且，三星并未止步于单一结构改良。他们还将这项技术整合进混合键合、HPB热阻断等工艺体系，力求从整体上提升封装综合性能。从市场反馈来看，业内人士普遍认为，这套方案为16层以上HBM5的量产提供了相当前瞻性的技术支撑。毕竟，在HBM这场堆叠竞赛中，谁能在良率与可靠性上占得先机，谁就握住了下一轮市场的入场券。