联发科下一代芯片确认采用英特尔EMIB-T封装：目标2027年量产，或用于AI芯片及TPU

去年下半年以来，一个有意思的趋势在芯片设计圈子里慢慢冒了出来——不少公司开始认真打量英特尔的EMIB先进封装技术，琢磨着走一条“前端投片台积电，后端封装英特尔”的路线。说白了，台积电那边的先进封装产能实在太挤了，扩产速度又跟不上订单需求，厂商们自然得给自己找条后路。

最新的消息来自联发科。据Wccftech报道，联发科已经公开发声，说下一代芯片计划采用英特尔的EMIB-T封装，目标是在2026年第四季度完成流片，2027年第四季度进入量产阶段。至于具体是哪些芯片会用到这个技术，目前还没有明确信息，可能是定制的AI芯片，也可能是SoC。

有意思的是，有传闻说联发科已经开始增加新的供应商，专门来应对EMIB-T封装的订单需求。对英特尔代工业务来说，这毫无疑问是一场战略性的胜利。过去几个月里，整个半导体供应链都在反复讨论一件事——谷歌计划2027年发布的TPU v9，也可能采用EMIB封装。而联发科作为谷歌定制TPU的合作伙伴，大概率也一起参与了英特尔封装技术的评估。

EMIB与EMIB-T技术解析

先聊清楚EMIB到底是什么。EMIB的全称是嵌入式多芯片互连桥接，它属于首个2.5D嵌入式桥接解决方案。英特尔从2017年开始，就已经在出货相关产品了。它的核心思路是使用小型嵌入式硅桥，在单个封装内部连接多个小芯片，从而绕开大型中介层——省空间、降成本，效果相当不错。

而EMIB-T，可以理解成EMIB的进阶版。它重点提升了两个关键维度：封装供电效率和芯片间的通信速度。传统EMIB连接存在一个挺棘手的问题——因为采用悬臂式供电路径，电压降比较高。EMIB-T则通过在芯片封装底部使用硅通孔（TSV），让电流直接通过TSV桥接芯片供电，形成一条低电阻的供电路径。这一改进对HBM4/4E集成来说尤为关键。与此同时，TSV还顺带提升了芯片间的通信带宽，配合UCIe-A互连技术，数据传输速率可以跑到32Gb/s甚至更高。