英特尔发布18A-P工艺节点 率先用于“Diamond Rapids”

英特尔在夏威夷 VLSI Symposium 上正式亮出了新牌——Intel 18A-P 代工工艺节点。说它是 18A 的增强版，不如说是从物理结构到设计库全面动了一次“手术”。最新数据显示，同等功耗下，18A-P 能带来约 9% 的性能提升；而把性能锁在同一水平线上，功耗则能压下去约 18%。更关键的是，芯片层级的导热性能提升了 20%–40%，关键通孔的电阻也下降了 10%–30%。这组数据，放在今天的制程竞赛里，可以说是相当有料的。

英特尔表示，这个工艺节点已经进入风险试产阶段，首发产品会是下一代 Xeon 服务器处理器——Diamond Rapids。顺便说一句，这套东西预计 2027 年正式推向市场，届时必然要和竞品的最新制程+小芯片架构正面硬碰。

要达成这些指标，英特尔在物理结构和设计库两个层面都做了非常具体的调整和扩展。先看标准单元库——180HP 和 160HD 两大库里增加了不少新选项。低功耗场景下，新增了 W1 和 W1.5 单元；高性能这边，则推出采用“双接触”设计的 W3P 单元，不增加占板面积，但性能比现有的 W3 单元更上一层楼。说白了，就是让设计团队有更灵活的功耗-性能调校空间。

热管理方面，英特尔在晶圆前端集成了一种新的导热材料。这个改进的作用很直接：大幅降低芯片正面的热阻，让热量从晶体管层到封装、再到散热系统的传导效率明显改善。与此同时，EDA 设计工具也做了更新——新引入了对温度分布更敏感的版图与布局能力。设计团队在物理设计阶段就能对发热点和散热路径做更精细的优化。换句话说，产品在高负载场景下的稳定性和持续性能输出，从结构上得到了保障。

首款搭载 18A-P 的产品，是 Xeon 7 级别的 Diamond Rapids 服务器处理器，它的核心计算晶粒（Compute Tile）全部基于这个新节点。从整体架构来看，Diamond Rapids 延续了当下高端服务器 CPU 越来越普遍的小芯片思路——和 AMD EPYC 的路数相似：把大量 CPU 核心分散到多个先进工艺的计算小芯片上，再通过集中的 I/O 资源互联。这样做的好处很明显：内存访问延迟更均衡、更一致，同时在同一封装内扩展到更高核心数和带宽也更方便。

封装内部配置了四个计算小芯片，英特尔称之为“核心构建模块”（CBB）。每一块基于 18A-P 工艺的小芯片，内部集成了 48 个代号“Panther Cove”的性能核心（P-core），并配备本地化的三级缓存。四块叠加之后，整颗处理器封装内的 CPU 总核心数达到了 192 个。和过去不少 Xeon 设计不同，这一代核心没有启用超线程技术，所以整个平台是 192 核/192 线程的配置。思路很清晰：靠单线程性能和核心堆叠来应对高密度服务器和云计算负载。

I/O 和内存子系统方面，Diamond Rapids 采用了与计算芯片分离的设计。四块计算小芯片通过互连与两块 I/O 与内存枢纽小芯片（IMH）相连。这两块 IMH 小芯片预计会用相对成熟的工艺节点（比如 Intel 3），在成本与能效之间找平衡。每块 IMH 小芯片都集成了一个 8 通道 DDR5 内存控制器，因此整颗处理器封装合计支持 16 通道 DDR5 内存——高带宽、高容量场景下的支撑能力相当到位。

扩展总线方面，Diamond Rapids 将成为英特尔首款正式引入 PCI Express 6.0 的服务器处理器平台。相比当前广泛部署的 PCIe 5.0，PCIe 6.0 在双向带宽上实现了翻倍——对高性能加速卡、存储设备以及高速网络接口来说，链路能力直接上了一个台阶。不过，英特尔目前还没有公布具体 PCIe 通道数量和分配方案，这些细节预计会在后续产品发布或平台简报中再披露。

由于集成了多块大规模计算与 I/O 小芯片，加上封装内部复杂的互连和供电网络，Diamond Rapids 采用了面积更大的封装基板，并引入了全新的 LGA9324 处理器插槽。这个插槽的触点数量极高，以满足处理器在供电、内存通道、PCIe 通道以及其他高速接口上的需求。毫无疑问，这套平台瞄准的是高端数据中心和企业级服务器市场。

按英特尔给出的时间表，Xeon 7 Diamond Rapids 家族预计在 2027 年正式上市。届时它将与业界其他采用最新制程工艺和小芯片架构的服务器处理器正面竞争。对于英特尔来说，18A-P 工艺以及 Diamond Rapids 这个产品，不只是制程路线图上的一个节点——它更是公司要在数据中心和服务器领域重整旗鼓、正面应战的重要筹码。