每秒520万亿次浮点运算，我国自研AI芯片取得架构突破

刚刚传来一个值得关注的消息：7月13日，我国首颗采用软件定义与三维近存计算技术的AI芯片正式在上海亮相。这颗基于14纳米制程的芯片，算力达到每秒520万亿次浮点运算，但真正让人眼前一亮的，不是参数本身，而是它选择了一条不依赖先进制程的路径——靠底层架构创新来撬动高端算力。

这到底是怎么做到的？简单来说，双管齐下。一方面，通过软件定义芯片技术，硬件资源能根据任务动态调配，算力利用率大幅提升；另一方面，采用三维垂直堆叠，把计算单元和存储单元紧紧“摞”在一起，访存带宽飙到每秒6.4TB——这个数字意味着什么？传统芯片最头疼的“存储墙”瓶颈，从架构层面被狠狠撕开了一道口子。

更有意思的是，因为不再死磕制程微缩，这条技术路线的供应链反而更加可控、稳定。同步亮相的还有配套的全栈软件工具链，兼容主流深度学习框架，并且已经形成了从单张加速卡、AI服务器，到液冷超节点、大规模智算集群的完整产品矩阵。换句话说，大模型训练和推理所需要的规模化算力支撑，它已经准备好了。

业内普遍认为，这标志着我国在高端算力芯片领域，真正走出了一条以架构创新代替制程追随的自主发展新路。对于夯实人工智能算力底座来说，意义不言而喻。

延伸阅读
软件定义芯片（Software Defined Chip, SDC）是一种新型芯片设计范式，核心思想是通过软件编程动态定义和配置芯片的硬件功能，让同一块芯片灵活适应不同计算任务，大幅提升通用性和能效比。
三维近存计算（3D Near-Memory Computing）则是将计算单元与存储器在垂直方向上进行三维堆叠集成，极大缩短数据传输距离，有效突破传统冯·诺依曼架构中的“存储墙”瓶颈，提升整体能效和计算性能。
在AI芯片领域，除了追求算力峰值，访存带宽同样是关键指标。例如英伟达H100采用HBM2e或HBM3高带宽内存，带宽约2TB/s。
“存储墙”（Memory Wall）问题是指处理器计算速度远快于内存访问速度，导致计算单元频繁等待数据读取，成为高性能计算和AI领域的核心挑战之一。
全栈软件工具链对AI芯片生态至关重要，通常包含编译器、驱动程序、运行时库、性能分析工具以及对接TensorFlow、PyTorch等主流框架的接口，完善的工具链是芯片商业化成功的关键因素。