AMD推出首款封装内存 SoC Versal Gen 2 板卡面积缩减60%

### AMD新策略：封装内存上阵，LPDDR5X如何绕开HBM困局 AMD最近放出了一枚重磅消息：推出 Versal Premium Gen 2 MoP 自适应系统级芯片（SoC）。这不仅是公司首款采用封装内存架构的 Versal 产品，更关键的是，它在单一封装内塞进了最高 32GB 的 LPDDR5X 内存，带宽直冲 288GB/s。相比传统的板载或分立 LPDDR5X 方案，在尺寸和性能之间找到了一个新的平衡点。

这次设计的转变，背景其实很清晰：HBM（高带宽内存）的供应持续紧张，价格也居高不下，成了数据中心和AI市场的一块心病。AMD这个新动作，可以被看作是应对这块心病的一记关键招数。它意味着在高带宽应用场景里，LPDDR5X 封装内存正在从一个备选方案，变成一个实实在在、可以落地的现实选项。 ### 技术细节：小封装，大能量 根据 AMD 的介绍，Versal Gen 2 MoP 通过在封装里集成最多四颗 LPDDR5X 芯片，实现了最高 32GB 容量、最高 9000MT/s 速率以及 288GB/s 带宽。和分立式的 LPDDR5X 设计相比，它能缩减超过 60% 的板卡面积。面积缩小了，更自由了，带来的直接好处是算力能提升高达 10 倍，而且整个产品的生命周期可以超过 15 年。 更紧凑的封装和板卡设计，让以往因为外部高速内存布线、空间和散热问题而难以实现的形态，比如企业和数据中心标准外形（EDSFF）、3U VPX 等，现在有了部署高带宽系统的可能性。这对于电信、航空航天这些空间受限、环境要求苛刻的领域来说，无疑是个好消息。 ### 架构与配置：Arm 核、CXL 与 PCIe 6.0 的硬核组合 Versal Premium Gen 2 MoP 采用了基于 Arm 架构的自适应 SoC 设计，并且在芯片内集成了 CXL 3.1 与 PCIe 6.0 的硬核 IP，单链路速率最高可以达到 64Gb/s。这意味着它可以和 AMD 自家的 EPYC 处理器搭档，为数据密集型应用开辟一条高速数据通路。 在内存资源方面，MoP 设计不仅支持最高 9000Mb/s 的 LPDDR5X，还能通过 CXL 内存池与扩展模块实现灵活的内存扩展。对于 AI 推理、视频处理、网络安全这些“吃”带宽的工作负载来说，数据的供给能力得到了充分保障。 具体到型号和配置，目前公布的 Versal Premium Gen 2 MoP 器件包括 2VP3422、2VP3522 与 2VP3622。系统逻辑单元最高可达 327.3 万个，集成的 LPDDR5X 容量统一为 32GB，配备了八个 x32 位控制器。同时提供多达数千个 DSP 引擎，以及两路 PCIe 6.0 x8 接口并支持 CXL 3.1。这些器件还拥有最高 194 条 XP5IO 与 78 条 MIO 通道，以及最多 72 个 GTM2 高速收发器，目标非常明确：满足那些对高带宽、高 I/O 密度和强大可编程逻辑有极致要求的复杂系统设计。

### 面向严苛环境：生命周期与安全双管齐下 对于需要超长生命周期和能在严苛环境下工作的场景，Versal Premium Gen 2 MoP 也做了充分考虑。它支持工业级的工作温度范围，从 -40℃ 到 110℃，非常适合那些需要长期在线、任务关键型的应用。在可靠性与性能之间，它找到了一个务实的平衡点。 另一个值得关注的策略是，借助 LPDDR5X 封装内存与超过 15 年的生命周期支持，AMD 试图将产品的供应节奏与数据中心驱动的 HBM 更新周期“脱钩”。这样一来，能大大降低因为内存停产或供应受限而被迫改版的风险。这一点，对于工业控制、通信、国防等行业来说，重要性不言而喻。 在安全能力上，它引入了 PCIe 6.0 的链路层完整性与数据加密（IDE）特性，以增强对物理攻击的防护，保障传输中的数据安全。芯片内集成的 DDR 内存加密功能，可以在不占用宝贵的可编程逻辑资源的前提下，保护静态数据。而硬核的 400G 高速加密引擎，则为高带宽的安全处理提供了支持，确保在不牺牲吞吐量的情况下，整体安全性得到强化。 ### 开发与落地：预验证的接口，加速项目周期 在开发与交付层面，Versal Premium Gen 2 MoP 提供预验证的封装 LPDDR5X 接口。可以说，它免去了工程师们在电路板上进行高速内存布线的复杂工作，有助于减少板级仿真与验证，从而缩短项目开发周期、降低设计风险，也避免昂贵的多次改板。AMD 表示，这个封装内存架构的目的，就是帮助系统架构师在有限空间和严苛热设计条件下，进一步提升带宽和算力，加速高带宽系统的量产落地。

### 未来展望：2026年底送样，HBM困境下的折中选择 根据最新规划，Versal Premium Gen 2 MoP 设备预计在 2026 年底开始送样，并于明年下半年进入量产阶段。 在 HBM 持续供不应求、价格维持高位的大背景下，AMD 通过在 Versal Gen 2 上引入封装 LPDDR5X 方案，战略意图很明确：为高带宽计算市场提供一个兼顾性能、成本与供应稳定性的折中选择。它既没有完全放弃 HBM 路线，又为自己的生态体系留出了更灵活、更自主的备选方案。这不仅仅是应对一时之需，也为未来更多标准 SoC 采用封装内存架构提供了一份值得参考的样板。