三星确认HBM5将采用2纳米GAA工艺，速度较HBM4E提升50%以上

三星电子终于正式披露了下一代高带宽内存HBM5的核心技术路线。最关键的信号是：HBM5的基础芯片将采用基于GAA架构的2纳米制程，目标很明确——速度比HBM4E提升50%以上，同时大幅改善电力效率。

这一消息来源于三星半导体官方新闻室7月27日发布的一篇专访，受访者是三星电子半导体部门代工事业部技术开发室负责人、副社长具子勋。这可以说是三星至今最明确的一次对外阐述HBM5技术规格与制程路线图，也标志着AI芯片竞赛中，内存和逻辑制程的深度融合进入了新阶段。对于一直在关注三星能否在HBM市场重新夺回优势的投资者来说，这次披露提供了重要的技术进展信号。

与此同时，三星还透露了代工部门的最新进展：去年下半年已启动2纳米第一代工艺量产，并计划在今年下半年开始量产性能与良率进一步提升的2纳米第二代工艺，主要应用于移动端新产品。另外，值得关注的是，三星已获得特斯拉车规级2纳米产品订单，并持续获得多家AI/HPC及云服务商大客户的追加订单。

HBM5基础芯片锁定2纳米GAA，速度目标跃升50%

根据三星最新披露，HBM5的基础芯片将采用GAA晶体管结构的2纳米制程，并实现更高密度的TSV（硅穿孔）互连。具子勋表示，HBM5的动作速度预计需要比HBM4E提升约50%以上，因此在基础芯片上必须引入能在速度与电力效率两个维度都实现大幅跃升的最先进制程。

这里需要简单解释一下基础芯片在HBM堆叠结构中的角色——它位于核心芯片下方，承担GPU、CPU等外部处理器与HBM之间的高速数据接口功能。从HBM4代起，三星就开始将代工先进制程引入基础芯片，替代此前沿用的内存制程，以提升整体性能与能效表现。HBM4及HBM4E的基础芯片采用的是三星代工4纳米第四代工艺，支持14Gbps以上的高速动作，并通过优化金属布线层降低功耗、改善散热路径。

垂直整合优势：设计、制造、封装一体化

三星将其HBM产品定位为"交钥匙"解决方案——核心芯片由内存部门制造，基础芯片由代工部门生产，最终由TSP（先进封装）部门完成封装，全流程均在三星内部完成。

具子勋指出，这一垂直整合架构让三星在设计阶段就能让内存、代工与封装三个部门协同优化速度、功耗、散热及良率，从而缩短量产周期并降低成本。他举了一个例子：HBM4基础芯片的开发，从首批样品起就同时达成了性能与良率目标，整个过程仅耗时约三个月，被三星内部认定为"最佳成功案例"。

代工业务多元化：从移动端延伸至AI、车规与机器人

三星代工部门在披露HBM5路线图的同时，也进一步阐述了其在非移动端市场的扩张布局。具子勋表示，三星代工已凭借车规级特斯拉2纳米产品订单证明了制程竞争力，并以此为契机持续获得AI/HPC及云服务商大客户的订单。

在AI/HPC领域，三星提供涵盖先进封装与高带宽内存的一站式解决方案；在数据中心领域，三星已进入PO（可插拔光学）业务，并正在开发基于先进制程与3D封装技术的CPO（共封装光学）基础技术；在汽车与机器人领域，三星也在持续扩大与客户的技术合作，并强化eMRAM、毫米波、射频等特殊制程的竞争力。

具子勋总结道，三星代工将以4纳米HBM4基础芯片积累的经验与技术竞争力为基础，在HBM5上率先导入2纳米工艺，以此"巩固技术领导地位"。